如何优化和验证电子电路的设计过程

传统过程将验证留给实验室原型测试，或者在设计的最后阶段进行。

但是，在后期进行设计纠正会明显浪费成本和时间，并且无法从根本上分析问题的原因或找到解决问题的方法。

这也使传统的仿真验证成为电子电路设计项目开发过程中的一个困难瓶颈。

加快审查的唯一选择是减少每次设计验证的范围和频率。

重新设计造成的成本隐藏在产品的整个生命周期中。

根据LifecycleInsights报告，每个项目平均进行2.9次设计翻新，平均而言，每次设计翻新都会导致项目延迟8.5天。

，这直接导致了约44,000美元的成本损失。

除了这些特定损失外，产品生命周期中涉及的潜在成本（例如维护成本，品牌声誉，问题管理成本等）可能会为整个项目开发积累更高的成本。

进行重新设计的主要原因是：设计仿真分析的覆盖范围不足，以及人工审核期间的疏忽。

那么如何优化设计流程呢？设计工程师需要执行多个“内部循环”。

在将设计移交给分析专家之前，通过“减轻”负担来增加验证的吞吐量。

分析专家。

在整个工程项目中，让仿真验证驱动设计变更，而不仅仅是凭经验。

在传统的验证过程中，大多数公司仅验证具有明确目标的部件，例如DDR总线，SerDes差分线的一部分以及重要芯片的PDN阻抗。

但是，将模拟限制在这些区域将使许多同样重要的问题被忽略。

在复杂的设计中，数以千计的通用信号，电网爬电效应，PDN信号环路形成的天线效应等均无法实现传统的仿真过程。

覆盖。

西门子EDA建议使用混合验证过程来解决仿真覆盖率和仿真效率问题。

验证工作通过自动化方式分为多个部分，由团队中的不同工程师进行处理。

通过自动化平台，工程师将能够在设计过程中通过标准化过程对项目进行高覆盖，快速且多次迭代的仿真或验证，而不会产生过多的学习成本。

如何从根本上优化仿真验证过程是系统设计人员面临的主要挑战。